Synopsys：チップ設計ソフトウェアの堀

カリフォルニア州マウンテンビューにあるSynopsys本社。同社は今日製造されるほぼすべての先端チップの設計に使用されるソフトウェアとIPを提供している。

Synopsys, Inc.（NASDAQ: SNPS）は世界最大の電子設計自動化（EDA）企業であり、カリフォルニア州サニーベールに本社を置き、FY2025（2025年10月期）の売上高は70.54億ドルである。1986年にAart de GeusとGeneral Electricのチームによって設立されたSynopsysは、チップ設計者が今日製造されるほぼすべての先端集積回路を設計するために使用するソフトウェアツール、半導体知的財産（IP）、シミュレーションプラットフォームを提供している。

2025年7月、SynopsysはマルチフィジックスシミュレーションソフトウェアのリーダーであるAnsysの約350億ドルの買収を完了し、EDAリーダーから包括的なシリコンからシステムまでのエンジニアリングプラットフォームへと変革した。本記事ではSynopsysのビジネスモデル、EDAの堀、市場ポジション、Ansys買収の論理、主要リスクについて説明する——投資助言を提供するものではない。

Synopsysの実際の事業内容

Synopsysは半導体産業の「設計図ツール」を提供している——エンジニアがチップを設計、検証、製造するために使用するソフトウェアである。EDAツールなしには、数十億のトランジスタを含む現代のプロセッサを設計することは不可能である。Synopsysのコア機能：

• 設計自動化（EDAツール） — チップ設計（合成、配置配線、タイミング解析）、検証（シミュレーション、形式検証、エミュレーション）、製造サインオフ（DRC、LVS、OPC）のためのソフトウェア。SynopsysのFusion Compiler、Design Compiler、VCS、PrimeTimeはほぼすべての主要チップメーカーが使用する業界標準ツールである。
• 設計IP（半導体知的財産） — チップ設計者がゼロから設計する代わりにSoCに統合する、事前設計・事前検証済みの回路ブロック（インターフェースIP、プロセッサコア、セキュリティIP、アナログIP）。DesignWare IPとARCプロセッサは毎年数十億のチップに使用されている。
• Ansysシミュレーション（買収後） — 構造、熱、電磁、流体力学解析のためのマルチフィジックスシミュレーションソフトウェア。Synopsysをシリコン設計から自動車、航空宇宙、産業用途のフルシステムエンジニアリングへと拡張する。
• AI駆動設計（Synopsys.ai） — チップ設計タスクを自動化・最適化し、特定のステップの設計時間を数ヶ月から数日に短縮する機械学習ツール。AIはEDAツールスイート全体に組み込まれ、結果の品質と設計者の生産性を向上させる。

収益構造（FY2025）

主要財務指標（2025年10月期）：

• 総売上高：70.54億ドル（FY2024の61.27億ドルから約15%増；Ansysは部分年度で7.566億ドル貢献）
• 設計自動化：約53億ドル（売上高の約75%） — EDAツール、ハードウェア（エミュレーション/プロトタイピング）、関連サービス。Ansys EDA関連貢献を含め前年比26%増。
• 設計IP：約17.5億ドル（売上高の約25%） — 半導体IPブロック（インターフェース、プロセッサ、セキュリティ、アナログ）。下半期の困難により前年比約8%減。
• 受注残：110億ドル超 FY2025末時点——複数年契約が卓越した収益可視性を提供
• 非GAAPベース営業利益率：約35-37% — 高マージンの経常ソフトウェアモデル
• 従業員：世界で約19,000人以上（Ansys前は約16,000人；Ansysが約6,000人追加）

注：FY2025は移行年である。Ansysは2025年7月17日にクローズし、約3.5ヶ月分の収益のみ貢献した。FY2026第1四半期の売上高は24.09億ドル（前年比65.5%増）で、Ansysを含む最初の通期四半期を反映している。Ansys後の年間ランレートは約90-100億ドルである。

EDA/ソフトウェアの堀

電子設計自動化はテクノロジー分野で最も耐久性のある競争優位の一つを生み出す構造的特性を持つ：

• ミッションクリティカルで裁量的でない支出 — EDAツールはチップ設計に不可欠である。EDAソフトウェアなしには、いかなる半導体企業も現代のプロセッサ、GPU、SoCを設計できない。EDAツールのコスト（チップ開発総コストの約2-3%）は、失敗したテープアウトのコスト（先端ノードで1億ドル以上）に比べて些細である。
• 極めて高いスイッチングコスト — チップ設計フローは特定のEDAツールチェーンを中心に構築される。エンジニアはツールの習得に何年も費やし、企業はその上に独自の方法論を構築し、プロジェクト途中での切り替えはスケジュール遅延とシリコン不良のリスクを伴う。スイッチングコストは年単位と数億ドル単位で測定される。
• 3社寡占 — Synopsys（約41%シェア）、Cadence（約33%シェア）、Siemens EDA（約15%シェア）が合わせてEDA市場の約80-90%を支配している。この安定した寡占は数十年にわたりシェア変動が最小限で持続している。新規参入者は克服不可能な障壁に直面する。
• 経常収益モデル — EDAは主に年次更新付きの複数年タイムベースライセンス（TBL）で販売される。これにより更新率90%超の予測可能な経常収益が生まれる。110億ドル超の受注残が複数年の可視性を提供する。
• 複雑性駆動の需要成長 — チップがより複雑になるにつれ（トランジスタ増加、微細化、3Dアーキテクチャ、マルチダイ）、設計あたりに必要なEDAソフトウェアの量が増加する。AIチップの複雑性が検証・設計ツールへの前例のない需要を牽引している。
• R&D参入障壁 — 競争力のあるEDAツールスイートの構築には、数十年にわたって蓄積されたアルゴリズム、すべてのファウンドリノード向けのプロセスデザインキット（PDK）、製造プロセスとの深い統合が必要である。スタートアップにはこれを複製できない。最後に成功した新しいEDA企業（Cadence/Synopsys自身）は1980年代に設立された。
• ファウンドリとのネットワーク効果 — SynopsysはTSMC、Samsung、Intelと各新プロセスノード向けのリファレンスフローを共同開発している。これらの認定フローがチップ設計者のデフォルトパスとなり、各技術世代でSynopsysのポジションを強化する。

主要製品ファミリー

Synopsysの製品ポートフォリオはチップ設計ライフサイクル全体をカバーする：

• Fusion Compiler — 合成、配置配線、最適化を統合したRTLからGDSIIまでの統合設計プラットフォーム。フラッグシップの次世代設計ツール。
• Design Compiler — RTL（レジスタ転送レベル）記述をゲートレベルネットリストに変換するための業界標準論理合成ツール。数十年にわたり支配的な市場ポジションを維持。
• VCS（Verilog Compiled Simulator） — 主要な機能検証シミュレータ。製造前にチップ設計が正しく動作することを検証するために使用される。
• PrimeTime — ゴールドスタンダードの静的タイミング解析ツール。すべての主要ファウンドリでサインオフタイミング検証に使用される。
• IC Compiler II — チップ設計の物理実装のための先進的な配置配線ツール。
• ZeBu / HAPS（エミュレーション/プロトタイピング） — FPGAベースのシステム上でチップ設計をほぼリアルタイム速度で実行するハードウェア支援検証プラットフォーム。シリコンが利用可能になる前のソフトウェア開発に不可欠。
• DesignWare IP — USB、PCIe、DDR、HDMI、Ethernetインターフェース、セキュリティプロセッサ、アナログコンポーネントを含む事前検証済み半導体IPブロックの包括的ライブラリ。
• Synopsys.ai — 数十億の設計構成を自動的に探索することでチップの性能、電力、面積（PPA）を改善できるAI駆動の設計空間最適化。

EDA市場ポジション

EDA市場におけるSynopsysの競争ポジション：

• EDAで約41%の市場シェア — Synopsysは世界最大のEDA企業であり、合成、タイミング解析、検証でリーダーシップポジションを持つ。
• Cadence Design Systems（約33%シェア） — カスタム/アナログ設計、PCB、システム解析に強みを持つ主要競合。両社は30年以上にわたりデュオポリーとして共存してきた。
• Siemens EDA（約15%シェア） — 旧Mentor Graphics（2017年にSiemensが買収）。PCB、DFT（テスト容易化設計）、自動車IC設計に強い。
• Big-3合計売上高約160億ドル（CY2025） — EDAツール、半導体IP、エミュレーションハードウェア、シミュレーションソフトウェアにわたる。
• 顧客基盤 = すべての主要チップメーカー — Apple、NVIDIA、AMD、Qualcomm、Broadcom、Intel、Samsung、TSMC（IP向け）、そして世界中のほぼすべての半導体企業がSynopsysのツールを使用している。
• ファウンドリパートナーシップ — TSMC（N2、N3、N5）、Samsung（SF2、SF3）、Intel（18A、Intel 3）との認定リファレンスフロー。新ノードで最初に認定を受けることが重要な競争優位である。

Ansys買収

2024年1月、Synopsysは約350億ドルでのAnsys買収を発表した。取引は米国、EU、中国の規制当局の承認を経て2025年7月17日にクローズした。戦略的論理：

• シリコンからシステムへの拡張 — Ansysはマルチフィジックスシミュレーション（構造、熱、電磁、流体力学）を提供し、Synopsysをチップレベル設計からフルシステムエンジニアリングへと拡張する。チップ設計者は自社のシリコンが完成品内でどのように性能を発揮するかをシミュレーションできるようになった。
• TAM拡大 — AnsysはSynopsysが歴史的にリーチしていなかった自動車、航空宇宙、産業、エネルギー顧客にサービスを提供する。合計アドレス可能市場は約150億ドル（EDA/IP）から約300億ドル以上（EDA/IP/シミュレーション）に拡大。
• AI駆動の収束 — AIシステムはシリコン、パッケージング、熱管理、システムレベル性能の共同最適化を必要とする。統合プラットフォームがこの包括的最適化を可能にする。
• 財務的影響 — AnsysはFY2025で7.566億ドル（部分年度）、Q1 FY2026だけで8.86億ドルを貢献した。のれんは269億ドルに達し、長期債務は買収資金として約100億ドルに増加した。

主要リスク

• Ansys統合の実行 — 350億ドルの買収は変革的である。約6,000人の従業員の統合、異なる製品文化、クロスセル実行には重大なリスクが伴う。269億ドルののれんと100億ドルの債務が財務リスクを増大させる。
• 顧客集中 — トップ半導体企業（Apple、NVIDIA、AMD、Qualcomm、Broadcom、Intel）がEDA収益の重要な部分を占める。チップメーカー間の統合がバイヤーパワーを増大させる可能性がある。
• 中国/地政学リスク — 中国は重要な収益源である。米国の輸出規制と地政学的緊張が中国企業への先端EDAツール販売を制限し、アドレス可能市場を縮小させる可能性がある。
• Cadenceとの競争 — CadenceはAI駆動設計とシステム解析に積極的に投資する強力で資金豊富な競合である。市場シェアの変動は歴史的に稀だが、技術転換期には可能である。
• 設計IPの循環性 — 設計IPセグメントはFY2025下半期に約8%減少し、顧客の設計開始と製品サイクルへの感応度を示した。IP収益は経常EDAライセンスよりも変動が大きい。
• AIディスラプションリスク — AIは現在Synopsysに有利だが（より複雑なチップ=より多くのEDA支出）、AIが最終的にチップ設計の一部を自動化し、一部のEDA機能をコモディティ化する長期リスクが存在する。
• バリュエーションプレミアム — SNPSはその堀と成長を反映したプレミアム倍率で取引されている。成長の減速や統合の失敗は、債務負担が高い中で倍率を大幅に圧縮する可能性がある。

投資家教育コンテキスト

• 半導体イノベーションの「有料道路」としてのEDA——世界中で設計されるすべての先端チップがSynopsysまたはCadenceのツールを使用する。半導体産業が成長するにつれ（AI、自動車、IoTが牽引）、EDA収益もそれに伴い成長する。EDA支出はチップ開発コストの約2-3%であり、裁量的でない。
• 寡占が堀である——3社が30年以上にわたりEDAを支配し、ディスラプションは最小限である。障壁（数十年のR&D、ファウンドリパートナーシップ、スイッチングコスト、複雑性）が新規参入をほぼ不可能にしている。これはテクノロジー分野で最も安定した競争構造の一つである。
• 経常収益が可視性を提供——90%超の更新率と110億ドル超の受注残は、Synopsysが卓越した将来収益可視性を持つことを意味する。複数年契約が半導体装置企業と比較して循環性を平滑化する。
• AI複雑性が長期ドライバー——AIチップ（GPU、TPU、カスタムアクセラレータ）はこれまでに試みられた最も複雑な設計であり、設計あたりより多くのEDAツール、より多くの検証、より多くのIPを必要とする。この構造的トレンドがEDAの市場を上回る成長を牽引する。
• Ansysが財務プロファイルを変える——買収は年間約25億ドルの収益を追加するが、100億ドルの債務と269億ドルののれんも追加する。統合企業は買収前のSynopsysとは異なるリスク/リターンプロファイルを持つ。統合実行が主要変数である。

本記事は教育目的である。投資助言、売買推奨、またはバリュエーション意見を構成するものではない。

出典

• Synopsys 10-K FY2025（SEC EDGAR、CIK 0000883241）——2025年10月期
• Synopsys FY2025通期業績（2025年12月）——売上高70.54億ドル、Ansys貢献7.566億ドル
• Synopsys Q1 FY2026決算発表（2026年2月）——売上高24.09億ドル、前年比65.5%増
• Synopsys、Ansys買収完了（2025年7月17日）——約350億ドルの取引
• Synopsys投資家向け情報——セグメント報告、受注残、資本配分
• Synopsys企業ウェブサイト——製品ポートフォリオ、技術説明、ファウンドリパートナーシップ