Synopsys: 칩 설계 소프트웨어 해자

캘리포니아주 마운틴뷰에 위치한 Synopsys 본사. 이 회사는 오늘날 제조되는 거의 모든 첨단 칩을 설계하는 데 사용되는 소프트웨어와 IP를 제공한다.

Synopsys, Inc. (NASDAQ: SNPS)는 캘리포니아주 서니베일에 본사를 둔 세계 최대의 전자 설계 자동화(EDA) 기업으로, FY2025(2025년 10월 종료 회계연도) 매출 70.54억 달러를 기록했다. 1986년 Aart de Geus와 General Electric 팀에 의해 설립된 Synopsys는 칩 설계자가 오늘날 제조되는 거의 모든 첨단 집적회로를 설계하는 데 사용하는 소프트웨어 도구, 반도체 지적재산(IP), 시뮬레이션 플랫폼을 제공한다.

2025년 7월, Synopsys는 멀티피직스 시뮬레이션 소프트웨어 리더인 Ansys의 약 350억 달러 인수를 완료하여 EDA 리더에서 포괄적인 실리콘-투-시스템 엔지니어링 플랫폼으로 변모했다. 이 기사는 Synopsys의 비즈니스 모델, EDA 해자, 시장 지위, Ansys 인수 논리, 주요 리스크를 설명한다 — 투자 조언을 제공하지 않는다.

Synopsys가 실제로 하는 일

Synopsys는 반도체 산업의 "청사진 도구"를 제공한다 — 엔지니어가 칩을 설계, 검증, 제조하는 데 사용하는 소프트웨어이다. EDA 도구 없이는 수십억 개의 트랜지스터를 포함하는 현대 프로세서를 설계하는 것이 불가능하다. Synopsys의 핵심 기능:

• 설계 자동화 (EDA 도구) — 칩 설계(합성, 배치배선, 타이밍 분석), 검증(시뮬레이션, 형식 검증, 에뮬레이션), 제조 사인오프(DRC, LVS, OPC)를 위한 소프트웨어. Synopsys의 Fusion Compiler, Design Compiler, VCS, PrimeTime은 거의 모든 주요 칩 제조업체가 사용하는 업계 표준 도구이다.
• 설계 IP (반도체 지적재산) — 칩 설계자가 처음부터 설계하는 대신 SoC에 통합하는 사전 설계·사전 검증된 회로 블록(인터페이스 IP, 프로세서 코어, 보안 IP, 아날로그 IP). DesignWare IP와 ARC 프로세서는 매년 수십억 개의 칩에 사용된다.
• Ansys 시뮬레이션 (인수 후) — 구조, 열, 전자기, 유체역학 분석을 위한 멀티피직스 시뮬레이션 소프트웨어. Synopsys를 실리콘 설계에서 자동차, 항공우주, 산업 응용의 풀시스템 엔지니어링으로 확장한다.
• AI 기반 설계 (Synopsys.ai) — 칩 설계 작업을 자동화하고 최적화하여 특정 단계의 설계 시간을 수개월에서 수일로 단축하는 머신러닝 도구. AI는 EDA 도구 스위트 전체에 내장되어 결과 품질과 설계자 생산성을 향상시킨다.

매출 구조 (FY2025)

주요 재무 지표 (2025년 10월 종료 회계연도):

• 총 매출: 70.54억 달러 (FY2024의 61.27억 달러에서 약 15% 증가; Ansys 부분 연도 7.566억 달러 기여)
• 설계 자동화: 약 53억 달러 (매출의 약 75%) — EDA 도구, 하드웨어(에뮬레이션/프로토타이핑), 관련 서비스. Ansys EDA 관련 기여 포함 전년 대비 26% 증가.
• 설계 IP: 약 17.5억 달러 (매출의 약 25%) — 반도체 IP 블록(인터페이스, 프로세서, 보안, 아날로그). 하반기 어려움으로 전년 대비 약 8% 감소.
• 수주잔고: 110억 달러 초과 FY2025 종료 시점 — 다년 계약이 탁월한 매출 가시성 제공
• 비GAAP 영업이익률: 약 35-37% — 고마진 반복 소프트웨어 모델
• 직원: 전 세계 약 19,000명 이상 (Ansys 전 약 16,000명; Ansys가 약 6,000명 추가)

참고: FY2025는 전환기이다. Ansys는 2025년 7월 17일에 클로징되어 약 3.5개월분의 매출만 기여했다. FY2026 1분기 매출은 24.09억 달러(전년 대비 65.5% 증가)로 Ansys를 포함한 첫 번째 완전 분기를 반영한다. Ansys 인수 후 연간 런레이트는 약 90-100억 달러이다.

EDA/소프트웨어 해자

전자 설계 자동화는 기술 분야에서 가장 내구성 있는 경쟁 해자 중 하나를 만드는 구조적 특성을 가진다:

• 미션 크리티컬, 비재량적 지출 — EDA 도구는 칩 설계에 필수적이다. EDA 소프트웨어 없이는 어떤 반도체 기업도 현대 프로세서, GPU, SoC를 설계할 수 없다. EDA 도구 비용(칩 개발 총비용의 약 2-3%)은 실패한 테이프아웃 비용(첨단 노드에서 1억 달러 이상)에 비해 미미하다.
• 극도로 높은 전환 비용 — 칩 설계 플로우는 특정 EDA 도구 체인을 중심으로 구축된다. 엔지니어는 도구 학습에 수년을 투자하고, 기업은 그 위에 독점 방법론을 구축하며, 프로젝트 중간에 전환하면 일정 지연과 실리콘 실패 위험이 있다. 전환 비용은 수년과 수억 달러 단위로 측정된다.
• 3사 과점 — Synopsys(약 41% 점유율), Cadence(약 33% 점유율), Siemens EDA(약 15% 점유율)가 합쳐서 EDA 시장의 약 80-90%를 지배한다. 이 안정적인 과점은 수십 년간 최소한의 점유율 변동으로 지속되어 왔다. 신규 진입자는 극복 불가능한 장벽에 직면한다.
• 반복 매출 모델 — EDA는 주로 연간 갱신이 포함된 다년 시간 기반 라이선스(TBL)로 판매된다. 이는 갱신율 90% 이상의 예측 가능한 반복 매출을 창출한다. 110억 달러 초과 수주잔고가 다년간 가시성을 제공한다.
• 복잡성 주도 수요 성장 — 칩이 더 복잡해짐에 따라(더 많은 트랜지스터, 더 작은 기하학, 3D 아키텍처, 멀티다이) 설계당 필요한 EDA 소프트웨어 양이 증가한다. AI 칩 복잡성이 검증 및 설계 도구에 대한 전례 없는 수요를 주도하고 있다.
• R&D 진입 장벽 — 경쟁력 있는 EDA 도구 스위트를 구축하려면 수십 년간 축적된 알고리즘, 모든 파운드리 노드용 프로세스 디자인 키트(PDK), 제조 공정과의 깊은 통합이 필요하다. 스타트업은 이를 복제할 수 없다. 마지막으로 성공한 새 EDA 기업(Cadence/Synopsys 자체)은 1980년대에 설립되었다.
• 파운드리와의 네트워크 효과 — Synopsys는 TSMC, Samsung, Intel과 각 새로운 공정 노드에 대한 레퍼런스 플로우를 공동 개발한다. 이러한 인증된 플로우가 칩 설계자의 기본 경로가 되어 각 기술 세대에서 Synopsys의 지위를 강화한다.

주요 제품 패밀리

Synopsys의 제품 포트폴리오는 전체 칩 설계 라이프사이클을 포괄한다:

• Fusion Compiler — 합성, 배치배선, 최적화를 결합한 통합 RTL-to-GDSII 설계 플랫폼. 플래그십 차세대 설계 도구.
• Design Compiler — RTL(레지스터 전송 레벨) 기술을 게이트 레벨 넷리스트로 변환하는 업계 표준 논리 합성 도구. 수십 년간 지배적 시장 지위 유지.
• VCS (Verilog Compiled Simulator) — 선도적인 기능 검증 시뮬레이터. 제조 전에 칩 설계가 올바르게 동작하는지 검증하는 데 사용된다.
• PrimeTime — 골드 스탠다드 정적 타이밍 분석 도구. 모든 주요 파운드리에서 사인오프 타이밍 검증에 사용된다.
• IC Compiler II — 칩 설계의 물리적 구현을 위한 첨단 배치배선 도구.
• ZeBu / HAPS (에뮬레이션/프로토타이핑) — FPGA 기반 시스템에서 칩 설계를 거의 실시간 속도로 실행하는 하드웨어 지원 검증 플랫폼. 실리콘이 가용하기 전 소프트웨어 개발에 필수적.
• DesignWare IP — USB, PCIe, DDR, HDMI, Ethernet 인터페이스, 보안 프로세서, 아날로그 컴포넌트를 포함하는 사전 검증된 반도체 IP 블록의 포괄적 라이브러리.
• Synopsys.ai — 수십억 개의 설계 구성을 자동으로 탐색하여 칩 성능, 전력, 면적(PPA)을 개선할 수 있는 AI 기반 설계 공간 최적화.

EDA 시장 지위

EDA 시장에서 Synopsys의 경쟁 지위:

• EDA에서 약 41% 시장 점유율 — Synopsys는 세계 최대의 EDA 기업으로 합성, 타이밍 분석, 검증에서 리더십 지위를 보유한다.
• Cadence Design Systems (약 33% 점유율) — 커스텀/아날로그 설계, PCB, 시스템 분석에 강점을 가진 주요 경쟁사. 두 회사는 30년 이상 듀오폴리로 공존해 왔다.
• Siemens EDA (약 15% 점유율) — 구 Mentor Graphics (2017년 Siemens 인수). PCB, DFT(테스트 용이 설계), 자동차 IC 설계에 강하다.
• Big-3 합산 매출 약 160억 달러 (CY2025) — EDA 도구, 반도체 IP, 에뮬레이션 하드웨어, 시뮬레이션 소프트웨어에 걸쳐.
• 고객 기반 = 모든 주요 칩 제조업체 — Apple, NVIDIA, AMD, Qualcomm, Broadcom, Intel, Samsung, TSMC(IP용), 그리고 전 세계 거의 모든 반도체 기업이 Synopsys 도구를 사용한다.
• 파운드리 파트너십 — TSMC(N2, N3, N5), Samsung(SF2, SF3), Intel(18A, Intel 3)과의 인증된 레퍼런스 플로우. 새 노드에서 최초로 인증받는 것이 핵심 경쟁 우위이다.

Ansys 인수

2024년 1월, Synopsys는 약 350억 달러에 Ansys 인수를 발표했다. 거래는 미국, EU, 중국의 규제 승인을 받은 후 2025년 7월 17일에 클로징되었다. 전략적 논리:

• 실리콘-투-시스템 확장 — Ansys는 멀티피직스 시뮬레이션(구조, 열, 전자기, 유체역학)을 제공하여 Synopsys를 칩 레벨 설계에서 풀시스템 엔지니어링으로 확장한다. 칩 설계자는 이제 자신의 실리콘이 완제품 내에서 어떻게 성능을 발휘하는지 시뮬레이션할 수 있다.
• TAM 확대 — Ansys는 Synopsys가 역사적으로 도달하지 못했던 자동차, 항공우주, 산업, 에너지 고객에게 서비스를 제공한다. 합산 주소 가능 시장이 약 150억 달러(EDA/IP)에서 약 300억 달러 이상(EDA/IP/시뮬레이션)으로 확대.
• AI 주도 수렴 — AI 시스템은 실리콘, 패키징, 열 관리, 시스템 레벨 성능의 공동 최적화를 필요로 한다. 통합 플랫폼이 이 전체적 최적화를 가능하게 한다.
• 재무적 영향 — Ansys는 FY2025에 7.566억 달러(부분 연도), Q1 FY2026에만 8.86억 달러를 기여했다. 영업권은 269억 달러에 달했고, 장기 부채는 인수 자금 조달을 위해 약 100억 달러로 증가했다.

주요 리스크

• Ansys 통합 실행 — 350억 달러 인수는 변혁적이다. 약 6,000명 직원 통합, 다른 제품 문화, 교차 판매 실행에는 상당한 리스크가 따른다. 269억 달러 영업권과 100억 달러 부채가 재무 리스크를 증가시킨다.
• 고객 집중 — 상위 반도체 기업(Apple, NVIDIA, AMD, Qualcomm, Broadcom, Intel)이 EDA 매출의 상당 부분을 차지한다. 칩 제조업체 간 통합이 구매자 교섭력을 높일 수 있다.
• 중국/지정학적 리스크 — 중국은 의미 있는 매출원이다. 미국 수출 통제와 지정학적 긴장이 중국 기업에 대한 첨단 EDA 도구 판매를 제한하여 주소 가능 시장을 축소할 수 있다.
• Cadence 경쟁 — Cadence는 AI 기반 설계와 시스템 분석에 적극 투자하는 강력하고 자금이 풍부한 경쟁사이다. 시장 점유율 변동은 역사적으로 드물지만 기술 전환기에는 가능하다.
• 설계 IP 순환성 — 설계 IP 부문은 FY2025 하반기에 약 8% 감소하여 고객 설계 시작과 제품 사이클에 대한 민감도를 보여주었다. IP 매출은 반복 EDA 라이선스보다 변동성이 크다.
• AI 디스럽션 리스크 — AI가 현재 Synopsys에 유리하지만(더 복잡한 칩 = 더 많은 EDA 지출), AI가 궁극적으로 칩 설계의 일부를 자동화하여 일부 EDA 기능을 상품화할 수 있는 장기 리스크가 존재한다.
• 밸류에이션 프리미엄 — SNPS는 해자와 성장을 반영한 프리미엄 배수로 거래된다. 성장 둔화나 통합 실수는 높은 부채 부담 하에서 배수를 크게 압축할 수 있다.

투자자 교육 맥락

• 반도체 혁신의 "유료 도로"로서의 EDA — 세계 어디에서든 설계되는 모든 첨단 칩이 Synopsys 또는 Cadence 도구를 사용한다. 반도체 산업이 성장함에 따라(AI, 자동차, IoT 주도) EDA 매출도 함께 성장한다. EDA 지출은 칩 개발 비용의 약 2-3%로 비재량적이다.
• 과점이 해자이다 — 3개 기업이 30년 이상 EDA를 지배해 왔으며 디스럽션은 최소한이다. 장벽(수십 년의 R&D, 파운드리 파트너십, 전환 비용, 복잡성)이 신규 진입을 거의 불가능하게 만든다. 이는 기술 분야에서 가장 안정적인 경쟁 구조 중 하나이다.
• 반복 매출이 가시성을 제공 — 90% 이상의 갱신율과 110억 달러 초과 수주잔고는 Synopsys가 탁월한 미래 매출 가시성을 가짐을 의미한다. 다년 계약이 반도체 장비 기업 대비 순환성을 완화한다.
• AI 복잡성이 장기 동인 — AI 칩(GPU, TPU, 커스텀 가속기)은 역사상 가장 복잡한 설계로, 설계당 더 많은 EDA 도구, 더 많은 검증, 더 많은 IP를 필요로 한다. 이 구조적 트렌드가 EDA의 시장 초과 성장을 주도한다.
• Ansys가 재무 프로파일을 변경 — 인수는 연간 약 25억 달러 매출을 추가하지만 100억 달러 부채와 269억 달러 영업권도 추가한다. 합병 기업은 인수 전 Synopsys와 다른 리스크/수익 프로파일을 가진다. 통합 실행이 핵심 변수이다.

이 기사는 교육 목적이다. 투자 조언, 매수 또는 매도 추천, 밸류에이션 의견을 구성하지 않는다.

출처

• Synopsys 10-K FY2025 (SEC EDGAR, CIK 0000883241) — 2025년 10월 종료 회계연도
• Synopsys FY2025 연간 실적 (2025년 12월) — 매출 70.54억 달러, Ansys 기여 7.566억 달러
• Synopsys Q1 FY2026 실적 발표 (2026년 2월) — 매출 24.09억 달러, 전년 대비 65.5% 증가
• Synopsys, Ansys 인수 완료 (2025년 7월 17일) — 약 350억 달러 거래
• Synopsys 투자자 관계 — 부문 보고, 수주잔고, 자본 배분
• Synopsys 기업 웹사이트 — 제품 포트폴리오, 기술 설명, 파운드리 파트너십